A IBM acaba de fazer algo que a indústria de semicondutores achava que ainda estava a anos de distância: demonstrou uma tecnologia de chip funcional que rompe a barreira de 1 nanômetro. O chip sub-1 nm da IBM, operando em um nó de 0,7 nanômetro, não é apenas uma versão menor do que veio antes. Ele representa uma forma fundamentalmente diferente de construir transistores — e pode mudar o que é possível em computação de IA, data centers energeticamente eficientes e eletrônicos de consumo na próxima década.
Summary
Principais pontos
- A IBM revelou a primeira tecnologia de chip sub-1 nanômetro do mundo, operando em um nó de 0,7 nm usando uma nova arquitetura de nanostack.
- O chip reúne quase 100 bilhões de transistores em uma superfície do tamanho de uma unha, empilhando-os verticalmente em camadas 3D.
- Em comparação com o antecessor de 2 nm da IBM, o novo design oferece até 50% mais desempenho ou até 70% maior eficiência energética.
- A memória SRAM integrada no chip demonstrou escalonamento de 40%, uma métrica chave para suporte a cargas de trabalho de IA.
- Este é um marco de pesquisa, não um produto comercial — a IBM estima que a produção possa chegar em até cinco anos se a abordagem escalar de forma competitiva.
IBM anuncia o primeiro chip sub-1 nanômetro do mundo
O anúncio foi feito em 25 de junho de 2026 e imediatamente levantou a questão com a qual a indústria de chips vem lutando silenciosamente há anos: a Lei de Moore realmente chegou ao fim, ou alguém acabou de encontrar um desvio?
A resposta da IBM, pelo menos por enquanto, é um desvio — e dramático. O nó de 0,7 nm não é um passo incremental. Ele cruza um limite que muitos engenheiros consideravam o limite prático da miniaturização de transistores de silício. Para chegar lá, a IBM não apenas tornou os transistores menores no sentido tradicional. Ela reconstruiu toda a arquitetura do zero.
Tecnologia revolucionária de nó de 0,7 nm
O padrão atual da indústria está em torno de 2 nanômetros — já incrivelmente pequeno, aproximadamente a largura de alguns átomos. A nova tecnologia da IBM chega a 0,7 nm, tornando-se a primeira tecnologia de chip conhecida no mundo abaixo da marca de 1 nanômetro. Para colocar isso em perspectiva: um nanômetro é um bilionésimo de metro, e transistores nessa escala operam no limite do que a física clássica permite confortavelmente.
Jay Gambetta, Diretor de Pesquisa da IBM e IBM Fellow, chamou isso de “um momento histórico na computação, levando a tecnologia além da era do nanômetro para a escala dos átomos”. As palavras dele têm peso — a IBM tem um longo histórico de pioneirismo em semicondutores, e a comunidade de pesquisa leva esses anúncios a sério mesmo quando os cronogramas comerciais permanecem incertos.
Arquitetura Nanostack e empilhamento 3D de transistores
O segredo por trás da descoberta é o que a IBM chama de arquitetura nanostack — o primeiro design de transistor baseado em nanosheets tridimensionais da indústria. Em vez de continuar a encolher transistores em um plano bidimensional plano (a abordagem que impulsionou o progresso dos chips por décadas), a IBM os empilha e alterna verticalmente em camadas 3D usando uma técnica chamada integração sequencial 3D.
O professor Alan Woodward, cientista da computação na Universidade de Surrey, ofereceu uma comparação acessível: se os esforços atuais de chips 3D de rivais como Samsung e Intel são equivalentes a edifícios de 30 a 50 andares, a proposta NanoStack da IBM é como um arranha-céu de 100 andares. “Acho justo dizer que as propostas da IBM são as mais ambiciosas”, disse ele.
Essa ambição traz desafios reais de engenharia. O calor é uma preocupação significativa — os transistores o geram à medida que comutam e, em pilhas verticais densas, esse calor não tem para onde escapar facilmente. Também há questões em torno da separação de camadas: se as camadas isolantes entre os transistores forem muito finas, os transistores podem não desligar corretamente. A capacidade da IBM de lidar com essas questões em grande escala definirá se essa tecnologia realmente chegará à produção.
Avanços técnicos e métricas de desempenho
Os números principais são impressionantes sob qualquer medida.
Densidade de transistores e tamanho do chip
O design nanostack acomoda quase 100 bilhões de transistores em um chip aproximadamente do tamanho de uma unha humana. Essa densidade é possibilitada pela adoção do eixo vertical — empilhando camadas que um design plano convencional simplesmente não conseguiria acomodar nessa escala.
Ganhos de desempenho e eficiência energética
Em comparação com o próprio antecessor de 2 nm da IBM, o chip de 0,7 nm oferece até 50% mais desempenho ou, alternativamente, até 70% maior eficiência energética executando cargas de trabalho equivalentes. A formulação “desempenho ou eficiência” é deliberada: os projetistas de chips podem ajustar a mesma arquitetura subjacente para velocidade bruta ou para menor consumo de energia, dependendo do que a aplicação exige.
Essa flexibilidade é extremamente importante neste momento. O boom da IA generativa transformou o consumo de energia de data centers em um dos problemas mais urgentes da indústria de tecnologia. Fazendas de servidores estão pressionando redes elétricas e exigindo refrigeração em escala industrial. Um chip que oferece a mesma capacidade computacional com 70% menos energia não é apenas uma conquista técnica — é uma possível resposta para uma crise de infraestrutura muito cara e muito real.
Escalonamento de SRAM para cargas de trabalho de IA
Além do poder de processamento bruto, a IBM validou a abordagem nanostack com inversores CMOS funcionais e demonstrou um escalonamento de 40% em SRAM — a memória rápida integrada no chip que alimenta dados diretamente para o processador. Para cargas de trabalho de IA, em que modelos puxam constantemente enormes quantidades de dados da memória, uma memória integrada mais rápida e mais densa é tão importante quanto a própria contagem de transistores. Uma melhoria de 40% no escalonamento de SRAM nesse nó é um sinal significativo de que a arquitetura funciona para os tipos de cargas de trabalho que mais importam hoje.
Desenvolvimento, perspectivas de produção e colaboração na indústria
Essa tecnologia está sendo desenvolvida em uma instalação de pesquisa de ponta em Albany, Nova York, que em breve abrigará uma ferramenta de litografia ASML High-NA EUV — a máquina de impressão de chips mais avançada atualmente disponível, capaz de gravar circuitos com a precisão exigida por esse nó. A disponibilidade e o nível de prontidão do equipamento High-NA EUV são, por si só, fatores em quão rapidamente essa pesquisa pode fazer a transição para a produção.
Cronograma para produção
A IBM estima que a produção possa ser viável em até cinco anos, desde que a abordagem nanostack se mostre escalável e nenhum concorrente atinja esse marco primeiro. Essa formulação condicional é honesta — escalar um protótipo de pesquisa para fabricação em alto volume é um desafio completamente diferente de demonstrá-lo em laboratório. A história do desenvolvimento de semicondutores está repleta de avanços de pesquisa impressionantes que demoraram mais do que o esperado para se tornarem produtos, ou nunca se tornaram.
Parceiros de colaboração
A IBM não está perseguindo isso sozinha. Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions estão colaborando no desenvolvimento de processos necessário para transformar o nanostack em uma tecnologia fabricável. São nomes de peso em equipamentos de semicondutores — o envolvimento deles sinaliza que o ecossistema da indústria está levando isso a sério, e não tratando como uma mera curiosidade de pesquisa.
O que torna essa colaboração significativa é o que ela implica sobre fabricabilidade. Parcerias com fabricantes de equipamentos nesse estágio sugerem que a IBM já está pensando na engenharia de processo necessária para a produção, não apenas na física do dispositivo em si. Colocar fabricantes de equipamentos de classe mundial na sala desde cedo é exatamente o que uma empresa faz quando acredita que um avanço de pesquisa tem um caminho crível para a comercialização.
Gambetta enquadrou a mudança arquitetônica em termos amplos: “Com nossa nova arquitetura nanostack, não estamos apenas fazendo transistores menores, estamos reinventando como os chips são construídos para oferecer muito mais potência e eficiência energética.” Se essa reinvenção se mantiver em escala de produção, ela poderá estender a Lei de Moore por pelo menos mais uma década além do que a maioria dos analistas previa — e reconfigurar a economia do hardware de IA nesse processo.
Perguntas frequentes
Qual é a importância do chip de 0,7 nanômetro da IBM?
É a primeira tecnologia de chip sub-1 nanômetro do mundo, usando uma arquitetura 3D nanostack inovadora que permite uma densidade de transistores dramaticamente maior — quase 100 bilhões em um chip do tamanho de uma unha — e eficiência energética aprimorada em comparação com gerações anteriores.
Como a arquitetura nanostack da IBM difere dos designs tradicionais de chips?
Em vez de encolher transistores em uma superfície plana bidimensional, a abordagem nanostack da IBM os empilha e alterna verticalmente em camadas 3D usando integração sequencial 3D. Isso aumenta a densidade de transistores sem depender apenas da miniaturização lateral, que está se aproximando de limites físicos.
Quais melhorias de desempenho o novo chip da IBM oferece em comparação com chips de 2 nm da geração anterior?
O chip de 0,7 nm oferece até 50% mais desempenho ou até 70% maior eficiência energética em comparação com o antecessor de 2 nm da IBM, dependendo de como a arquitetura é configurada para uma determinada aplicação.
Quando a tecnologia de chip sub-1 nm da IBM poderá ser produzida comercialmente?
A IBM estima que a produção possa ocorrer em até cinco anos, desde que a tecnologia nanostack se mostre escalável para fabricação em alto volume e permaneça competitiva em relação aos avanços de outras empresas de semicondutores.
{“@context”:”https://schema.org”,”@type”:”FAQPage”,”mainEntity”:[{“@type”:”Question”,”name”:”Qual é a importância do chip de 0,7 nanômetro da IBM?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”É a primeira tecnologia de chip sub-1 nanômetro do mundo, usando uma arquitetura 3D nanostack inovadora que permite uma densidade de transistores dramaticamente maior — quase 100 bilhões em um chip do tamanho de uma unha — e eficiência energética aprimorada em comparação com gerações anteriores.”}},{“@type”:”Question”,”name”:”Como a arquitetura nanostack da IBM difere dos designs tradicionais de chips?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”Em vez de encolher transistores em uma superfície plana bidimensional, a abordagem nanostack da IBM os empilha e alterna verticalmente em camadas 3D usando integração sequencial 3D. Isso aumenta a densidade de transistores sem depender apenas da miniaturização lateral, que está se aproximando de limites físicos.”}},{“@type”:”Question”,”name”:”Quais melhorias de desempenho o novo chip da IBM oferece em comparação com chips de 2 nm da geração anterior?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”O chip de 0,7 nm oferece até 50% mais desempenho ou até 70% maior eficiência energética em comparação com o antecessor de 2 nm da IBM, dependendo de como a arquitetura é configurada para uma determinada aplicação.”}},{“@type”:”Question”,”name”:”Quando a tecnologia de chip sub-1 nm da IBM poderá ser produzida comercialmente?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”A IBM estima que a produção possa ocorrer em até cinco anos, desde que a tecnologia nanostack se mostre escalável para fabricação em alto volume e permaneça competitiva em relação aos avanços de outras empresas de semicondutores.”}}]}
Artigo produzido com a assistência de inteligência artificial e revisado pela equipe editorial.
